

(11) Publication number:

62244186 A

Generated Document

## PATENT ABSTRACTS OF JAPAN

(21) Application number:

61087324

(51) Intl. CI.:

H01S 3/18

(22) Application date: 16.04.86

(30) Priority:

(43) Date of application

publication:

24.10.87

(84) Designated contracting states: (71)Applicant:

MATSUSHITA ELECTRIC IND CO LTD

(72) Inventor: OGURA MOTOTSUGU

MORI YOSHIHIRO

(74)

Representative:


## (54) SEMICONDUCTOR ELEMENT

(57) Abstract:

PURPOSE: To facilitate the decrease in a threshold current of a laser transistor, the improvement in the temperature characteristic of optical output characteristic, the increase in the output and a high speed response by forming an insulating layer between a craft base and a collector.

CONSTITUTION: A first conductivity type first semiconductor layer 1, a second semiconductor layer 2 having a wider forbidden band width than the layer 1 contacted with one main surface of the layer 1, a second conductivity type third semiconductor layer 3 contacted with another main surface of the layer 1 oppositely to the layer 2, a fourth semiconductor layer 4 contacted with the side of the layer 1 with first conductivity type, and an insulating layer 13 formed on a partial portion or the entire region contacted with the layer 3 and the layer 4 are formed. For example, an N-type InP collector layer 3, a P-type InGaAsP base layer 1, and an N-type InP emitter layer 2 are sequentially formed on an N-type InP substrate 5. Then, after deeply reverse mesa etching, a semi-insulating I-type InP insulating layer 13, a P-type InP craft base layer 4 and a P-type InGaAsP cap layer 6 are formed.

COPYRIGHT: (C)1987, JPO& Japio



# ⑩ 公 開 特 許 公 報 (A)

昭62 - 244186

Mint Cl.

識別記号

庁内整理番号

母公開 昭和62年(1987)10月24日

H 01 S // H 01 L 29/72 7377-5F 6819-5F

8526-5F

審査請求 未請求 発明の数 1 (全3頁)

母発明の名称 半導体素子

> 頤 昭61-87324 ②特

顧 昭61(1986)4月16日 ❷出

砂発 明 者 小

基 次

門真市大字門真1006番地 松下電器產業株式会社内

母発 明 者 弘

門真市大字門真1006番地 松下電器產業株式会社内

砂出 斑

松下電器産業株式会社

門真市大字門真1006番地

20代 理

弁理士 中尾 敏男 外1名

1、発明の名称 半導体素子

2339

## 2、特許請求の範囲

- (1) 第1 導電型の第1 の半導体層の一主面に第2 详電型で上記第1の半導体層より広い禁制体幅を 持つ第2の半導体層と、上配第2の半導体層と対 向し上記第1の半導体層の別の一主面に接する第 2 導電型の第3の半導体層と、上記第1の半導体 層の側面に接し、第1の導電型を有する第4の半 導体層と、上記第3の半導体層と上記第4の半導 体の接する一部分あるいは金領域間に形成された 絶縁層とを具備してなることを特徴とする半導体 生子。
- (2) 絶録層が半絶録性の半導体層であることを特 徴とする特許請求の範囲第1項に記載の半導体業
- 第1の半導体層がペース、第2の半導体層が エミッタ、第3の半導体層がコレクタ、第4の半 導体層がクラフトペースであることを特徴とする

特許請求の範囲第1項に記載の半導体素子。

(4) 第1の半導体層で生じた光のための光学的共 扱器を具備することを特徴とする特許請求の範囲 第1項に記載の半導体ま子。

3、発明の詳細な説明

産業上の利用分野

本発明は化合物半導体を用いたレーザトランジ スタ発光トランジスタや光電子集積回路(OEIC) に関するものである。

従来の技術・

ヘテロ接合からなるトランジスタの例としてレ ーザトランジスタや発光トランジスタがある(例 えば、券開昭60-216591号公報)。第2 図はレーザトランジスタを示し、ペース層1化 p-InGaAsP, エミッタ層2とコレクタ層3に n-lnP を用いた模型の npn 型トランジスタ構 造をもっている。ペース借1にInP と比べて小 パンドギャップ、高屈折率を持つInGeAeP を 用いたことで、縦方向の光とキャリア双方の閉じ 込めを行なっている。また、グラフトペース層4



はペース層1への電流供給と、横方向の光の閉じ こめを行なっている。6はn-lnP 善板、6はペ ース電極Bとのオーミック性をよくするためのキ ャップ暦 (p-InGaAsP)、ではエミッタ電伍、 9 はコレクタ電框である。との素子は例えば第3 図のエミッタ接地の回路構成を用いて駆動する。 図において10は第2図のレーザトランジスタ、 11は抵抗器、12はレーザピームを示す。発光 させる時は、トランジスタを飽和状態にしてエミ ッタとコレクタの両方よりペースにキャリアを注 入し、再始合させる。再結合により生じた光はレ ーザピーム12となり、レーザトランジスタの梅 合ペース層の長辺方向に共振し、レーザ光として 外部にとり出される。

一方、発光を停止させるには、トランジスタを 活性状態またはカットオフ状態にして、ペースか らコレクタへ電子を高速で吸い出してペース層内 てのキャリアの再結合を中止させる方法がとられ ている。

発明が解決しようとする問題点

があった。

問題点を解決するための手段

本発明はかかる問題点を考慮して、 mpm トラ ンジスタのペース領域につながるクラフトペース とコレクタ間に絶縁層を設けることを特徴とした 半導体素子を提供することにある。

クラフトペースとコレクタ間に絶縁層(1層) を設けることにより、この領域はいわゆるpin 構造となる。1層を介しての電流のパスは無く。 又キャパシタンス容量も、p-n 接合容量に比べ て極めて小さくなり、それ故しきい電流の低下高 進動作、大出力化及び高速応答の効果が得られる。

第1図に本発明の実施例を示す。従来例の第2 図と同一部材化ついては同一符号で示す。大きく 異なるのはクラフトペース層4とコレクタ層3間 **化半導体からなる絶縁層を形成しているととであ** 

次化本発明の実施例の製造工程を示す。まず、

このような電流住人によるレーザ発掘は、高宏 度な電流を住入するため、本来の電流経路ではな い様を通る、いわゆるリーク電流が問題となる。 特にこの従来例のような横方向電流注入の構造で は、ペース・エミッタ間接合及びペース・コレク **メ間接合の面積に比べ、クラフトペース・コレク** メ間接合の面積は約100倍程度も大きい。従っ てペースに大電流注入をする時にはこの接合に全 往入電流の数割が流れ込むことになり、注入電流 の増加をまねく。との電流はレーザ発振に寄与し ない無効な電流で、半導体レーザのしきい値電流 の増加の原因となる。そして、無効電流は温度の 上昇と共に増加するため、レーザ発掘の風度特性 を劣化させる。又高速動作を考えた場合、そのカ ットオフ周波数fTは、時定数で=CRを用いて fT=-1 でほぼ決まる。抵抗Rはコンタクト抵 抗やペース抵抗等である。容量ではとのレーザ構 造の場合、前述したクラフトペース・コレクタ間 容量が大きく関係しており、それ故、このクラフ トペース・コレクタ間容量を復力小さくする必要

· (100) 面を主面とする n-InP基板 5 の上に n-InPコレクタ暦3(n=6×10<sup>17</sup>cm<sup>-3</sup>, t=6 /m), p-InGaAsPペース層 1. (p=5×10 1/c=3) t=0.2µm),n-InPエミッタ層 2(n=5×10<sup>17</sup>m<sup>-5</sup>, t=3μm) を順次液相成長法あるいはMOVPE 法で形成する。次に、厚さ2000人の SiO<sub>2</sub> 膜 をく011> 方向に幅 4 μm のストライプ状に形 成し、このストライプSIO2質をマスクとしてプ ロムメタノール系エッテング旅で、 n-lnP コレ クタ層の3μm 程度まで深く逆メナエッテングす る。その後ゥェハの露出したところに液相成長法 かMOVPE 法で、選択的に,ベース層 1.の端部 に触れないように、半絶験性(例えば『o ドーブ) の i − I n P の半導体層としての絶縁層 #>1 0<sup>4</sup>Ωm) - 1 3 を 1 ~ 2 μm 程度エピタキシャル成長させ、 順次 p-laP クラフトペース (p=1×10<sup>18</sup>cs<sup>-5</sup> , t=改 µm),p-InGaAsPキャップ層 6 (p=3×10<sup>18</sup>cm-5, t=0.5µm) を形成する。マ スクとしての SiO2を除去した扱、エミッタッペ

-ス電極で,8を形成した後、n-InP 基板5の .



裏面を研摩してトータル模厚を1 0 0 μm 程度と たが、GaAs系でも十分適用できる。GaAs系の し、しかる後にコレクタ電低9を形成する。 場合、ペース層はGaAs、エミッタ、コレクタ

その後へき閉にて半導体来子(レーザトランジスタ)の大きさを決めるが、普通は共扱器長が250μm ,共扱器幅は約2μm となっている。本発明を用いることにより、発援のしきい値電流は10~20mA ,高速応答としても20Gkを十分クリヤできるようになった。一方、絶縁層の代わりに逆パイアス印加のp-n 接合も考えられるが、電流のブロック層としての役目はある程度果たすが、接合容量の低減にはならず、高速化は期待できない。

尚、今回の実施例では、絶縁層をエピタキシャル成長にて形成したが、逆メサエッテングの後、イオン住入法(例えばポロン1 5 O K e V。
1×10<sup>14 cm<sup>-2</sup> ドーズ)によりクラフトペース層のみを選択的にポロンを打込み、熱処理を施し、表面を軽くパッファエッチングした後、順次クラフトペース層 4 , キャップ層 6 を形成しても同じ結果が得られる。又今回は I n P 系に対して説明し</sup>

たが、GaAs系でも十分適用できる。GaAs系の 場合、ペース層はGaAs、エミッタ、コレクタ、 クラフトペース脳はALGaAs 層で、絶縁層はノ ンドープのALGaAs やALGaInPあるいはパナ ジウムドープのGaAsでもよい。

#### 発明の効果

本発明を積方向電流注入型半導体素子(例えばレーザトランジスタ)に適用することにより、しきい値電流の低下、光出力特性の温度特性の向上。大出力化、更には高速応答の実現が容易となる。 又低しきい値,高速応答の横方向電流注入型半導体素子は将来のプレーナ型OEICの主幹デバイスとなり、将来性大なるものである。


#### 4、図面の簡単な説明


第1図は本発明の一実施例の要部斜視図、第2 図は従来例の構造を示す要部斜視図、第3図は従 来業子の使用回路図である。

1 ……ペース層、2 ……エミッタ層、3 ……コーレクタ層、4 ……クラフトペース層、1 3 ……絶 毎層

第 2 図

第 1 図





第 3 区

